CXL Switch란? CPU와 메모리를 Rack 단위로 연결하는 반도체

기존 Server에서는 CPU와 DRAM의 관계가 거의 고정돼 있습니다. CPU Socket에 연결된 DIMM Slot 수와 Memory Channel이 해당 Server가 사용할 수 있는 Memory Capacity와 Bandwidth를 결정합니다.

문제는 AI와 Data-intensive Workload에서 Memory Demand가 매우 불균형하다는 것입니다. 어떤 Server는 CPU Compute가 남는데 Memory가 부족하고, 다른 Server는 Memory를 많이 장착했지만 실제로는 상당 부분 사용하지 않을 수 있습니다.

CXL은 Memory를 CPU에 고정된 부품에서 더 유연한 공유 Resource로 바꾸려 합니다.

그 과정에서 여러 Host와 CXL Memory Device를 연결해주는 핵심 Semiconductor가 CXL Switch입니다.

CXL Switch: 여러 CPU·GPU Host와 CXL Memory·Accelerator Device 사이에서 CXL Traffic을 Routing하고 Memory Pooling과 Fabric Connectivity를 가능하게 하는 Switch Semiconductor입니다.

쉽게 말하면 PCIe Switch가 여러 Device를 연결하는 I/O Switch라면 CXL Switch는 Memory Resource까지 Network처럼 연결하는 Fabric Switch에 가깝습니다.

CXL Switch를 먼저 한눈에 보면

구분	PCIe Switch	CXL Switch
기본 PHY	PCIe	PCIe 기반 CXL
주요 역할	Device Fan-out·Packet Routing	Memory·Device Fabric Routing
Memory Semantics	일반 PCIe Device Access	CXL.mem·cache 지원
Pooling	제한적	CXL 2.0부터 핵심 기능
Fabric	PCIe Hierarchy	CXL Fabric으로 확대
관리	PCIe Management	Fabric Manager 필요
AI 활용	GPU·NIC·SSD 연결	Memory Pooling·Disaggregation

CXL Switch가 중요한 이유는 Port 수보다 Memory Allocation을 바꿀 수 있다는 것입니다.

CXL은 왜 Switch가 필요할까요?

초기 CXL Memory Expansion은 비교적 단순합니다.

CPU 하나에 CXL Type 3 Memory Device 하나를 직접 연결하면 됩니다.

하지만 여러 Server가 하나의 Memory Pool을 나눠 사용하려면 Direct Link만으로는 부족합니다.

Host A와 Host B, Memory Device 1·2·3 사이의 Traffic을 연결하고 어떤 Memory가 어느 Host에 할당됐는지 관리해야 합니다.

CXL Switch는 Physical Path를 만들고 Fabric Manager는 Resource Assignment를 제어합니다.

즉 Network에서 Switch와 Control Plane이 분리되는 것처럼 CXL에서도 Data Plane과 Management Plane이 필요합니다.

Fabric Manager란 무엇일까요?

Fabric Manager: CXL Switch와 Device의 Topology를 인식하고 Memory Resource를 Host에 Bind·Unbind하며 Fabric Configuration을 관리하는 Software 또는 Management Entity입니다.

CXL Switch가 실제 Data를 전달한다면 Fabric Manager는 누가 어느 Memory를 사용할지 결정합니다.

예를 들어 Memory Device A의 512GB 중 일부를 Host 1에 할당했다가 Workload가 끝나면 회수해 Host 2에 재할당하는 식입니다.

이것이 CXL Memory Pooling의 핵심입니다.

Memory Expansion과 Pooling은 다릅니다

Memory Expansion: 하나의 Host가 자신의 Local DRAM 외에 CXL Memory Device를 추가 Capacity로 사용하는 방식입니다.

Memory Pooling: 여러 Host가 하나 이상의 CXL Memory Resource Pool에서 필요한 Capacity를 동적으로 할당받는 방식입니다.

Expansion은 서버 한 대의 Memory를 늘리는 문제입니다.

Pooling은 Data Center 전체의 Memory Utilization을 높이는 문제입니다.

CXL Switch의 경제적 가치가 커지는 것은 두 번째 단계부터입니다.

CXL 2.0에서 Switching과 Pooling이 본격화됐습니다

CXL 1.x는 주로 Host와 Device 사이의 Point-to-point Connection에 초점이 있었습니다.

CXL 2.0은 Switching과 Memory Pooling을 추가했습니다.

이를 통해 여러 Host가 Switch를 거쳐 Type 3 Memory Device에 접근하고 Fabric Manager가 Device Resource를 동적으로 할당할 수 있게 됐습니다.

2026년 현재 실제 Production CXL Switch는 CXL 2.0 세대와 CXL 3.x 차세대가 공존하고 있습니다.

Marvell의 Structera S 20256은 PCIe 5/CXL 2.0 기반 Commercial CXL Switch이고 회사는 이를 첫 상용 CXL Switch 중 하나로 확대하고 있습니다.

CXL 3.x에서는 Fabric 개념이 더 커집니다

CXL 3.0은 PCIe 6 PHY의 64GT/s를 사용하고 Multi-level Switching과 Fabric Capability를 강화했습니다.

Memory Pooling을 단순 Switch 한 단계에서 끝내지 않고 더 큰 Topology로 확장할 수 있습니다.

또 Memory Sharing과 Peer-to-peer, Fabric-attached Device Architecture가 발전합니다.

즉 CXL이 Server I/O에서 Data Center Fabric으로 이동합니다.

이때 Switch Lane 수와 Bandwidth가 매우 중요해집니다.

Marvell Structera S 30260은 Rack-scale CXL 방향을 보여줍니다

Marvell은 2026년 Structera S 30260을 공개했습니다.

이 제품은 PCIe 6.0과 CXL 3.x를 지원하며 총 260 Lane을 제공합니다.

Marvell은 16개 또는 32개의 CPU·GPU를 연결하고 최대 48TB Shared Memory, 약 4TB/s Aggregate Bandwidth를 지원하는 Architecture를 제시하고 있습니다. 회사 계획상 2026년 3분기 Customer Sampling이 예정돼 있습니다.

이 수치는 모든 Deployment가 48TB를 사용한다는 의미는 아닙니다. 제품이 목표로 하는 Scale을 보여주는 Company Architecture Figure입니다.

중요한 것은 CXL Switch가 이제 단순 몇 개 Memory Module을 연결하는 Chip이 아니라 Rack 단위 CPU·GPU와 수십 TB Memory를 연결하는 대형 Fabric Silicon으로 발전하고 있다는 점입니다.

왜 260 Lane이나 필요할까요?

Host와 Memory Device 모두 여러 Lane을 사용합니다.

CPU 16개와 CXL Memory Device 여러 개를 x16 또는 x8로 연결하면 총 Lane 수가 매우 빠르게 늘어납니다.

또 Switch 내부 Bandwidth가 충분하지 않으면 Host 여러 개가 동시에 Memory Pool에 접근할 때 Congestion이 발생합니다.

따라서 Rack-scale CXL Switch는 High-radix Ethernet Switch처럼 많은 Port와 큰 Internal Fabric이 필요합니다.

CXL Switch ASP와 Power가 일반 PCIe Switch보다 커질 수 있는 이유입니다.

CXL Switch는 Memory Latency를 얼마나 늘릴까요?

Local DRAM은 CPU Memory Controller에 직접 연결됩니다.

CXL Memory는 CPU에서 PCIe/CXL PHY를 지나 Controller와 Switch, External DRAM까지 이동해야 합니다.

따라서 Latency가 더 높습니다.

Switch Hop이 추가되면 Latency도 증가합니다.

Marvell은 Structera S 30260 Architecture에서 Round-trip Latency를 약 460ns 이하 수준으로 목표한다고 밝히고 있습니다. 이는 회사가 제시한 특정 Architecture 기준입니다.

Local DRAM과 동일한 Latency를 기대하면 안 됩니다.

따라서 CXL Pool은 Latency-insensitive Capacity Tier에 먼저 사용될 가능성이 높습니다.

그렇다면 왜 느린 Memory를 쓰려고 할까요?

Memory Capacity와 Utilization 때문입니다.

AI Inference Server는 큰 KV Cache나 Embedding Table을 필요로 할 수 있습니다. 모든 Data를 HBM에 넣을 수 없고 Local DRAM만으로도 Capacity가 부족할 수 있습니다.

CXL Memory Pool에서 필요한 Capacity를 할당받을 수 있다면 CPU Socket과 DIMM을 과도하게 구매하지 않고 Memory만 늘릴 수 있습니다.

또 여러 Server가 사용하지 않는 Memory를 공유하면 전체 Fleet의 Overprovisioning을 줄일 수 있습니다.

즉 CXL Switch의 경제성은 Latency 증가를 감수하고 얻는 Memory Utilization 개선에서 나옵니다.

HBM과 CXL Memory는 경쟁할까요?

일부 Workload에서는 Memory Tier를 두고 경쟁할 수 있지만 기본 역할은 다릅니다.

HBM은 GPU 바로 옆에서 매우 높은 Bandwidth를 제공하는 Premium Memory입니다.

CXL Memory는 HBM보다 느리지만 훨씬 큰 Capacity와 Flexible Allocation을 목표로 합니다.

AI System에서는 HBM에 Hot Data를 두고 Local DDR과 CXL Memory를 Capacity Tier로 사용하는 Hierarchy가 가능할 수 있습니다.

따라서 CXL이 성장한다고 HBM이 필요 없어지는 것이 아닙니다.

오히려 AI Model이 커질수록 여러 Memory Tier가 동시에 증가할 가능성이 있습니다.

CXL Switch와 DRAM 업체는 어떻게 연결될까요?

CXL Memory Device 안에는 결국 DRAM이 들어갑니다.

Samsung, SK hynix, Micron 같은 Memory 업체가 CXL Memory Module을 개발하는 이유입니다.

Memory Pooling이 확산되면 기존 DIMM만 판매하는 것에서 CXL Controller와 Form Factor를 포함한 새로운 Module 시장이 열릴 수 있습니다.

다만 Pooling은 Memory Utilization을 높이기 때문에 Server당 과도하게 설치하던 DRAM을 줄일 수도 있습니다.

따라서 CXL이 DRAM Demand를 무조건 늘린다고 단순화하면 안 됩니다.

Capacity Growth 효과와 Utilization 개선 효과가 동시에 존재합니다.

CXL Switch와 Astera Labs는 어떤 관계일까요?

Astera Labs는 CXL Memory Controller인 Leo를 공급하지만 현재 핵심 Portfolio에서 Marvell Structera S와 같은 대형 CXL Fabric Switch를 직접 주력으로 내세우는 구조와는 다릅니다.

Astera Labs는 Leo Controller와 Aries Retimer, PCIe Scorpio Switch로 CXL Endpoint와 Connectivity를 공략합니다.

따라서 CXL Value Chain에서 회사별 위치를 구분해야 합니다.

Marvell은 Switch Fabric에 더 직접적이고 Astera Labs는 Memory Controller와 Signal Connectivity에 강합니다.

CXL Switch와 Memory Controller는 다릅니다

CXL Memory Controller: CXL Protocol을 DRAM Interface로 변환하고 Memory Device 내부의 DDR5·DDR4를 관리합니다.

CXL Switch: 여러 Host와 CXL Device 사이 Traffic을 Routing합니다.

Memory Expander Card 하나에는 Controller가 필요합니다.

여러 Card와 Host를 Pooling하려면 Switch가 추가됩니다.

즉 Controller는 Memory Device의 두뇌이고 Switch는 Memory Fabric의 교차로라고 볼 수 있습니다.

CXL Type 3 Device는 무엇일까요?

CXL Type 3 Device: Host Processor 없이 Memory Capacity를 제공하는 CXL Memory Device입니다.

CXL Memory Expander가 대표적인 Type 3 Device입니다.

Type 1은 Accelerator가 Host Memory를 coherent하게 사용하는 Device이고 Type 2는 Accelerator Memory와 Host Coherency를 함께 지원합니다.

Memory Pooling Theme에서는 Type 3 Device가 가장 직접적입니다.

CXL Switch는 여러 Type 3 Device를 하나의 Pool로 연결할 수 있습니다.

Multi-Logical Device가 Pooling에 중요한 이유

CXL 2.0에서는 하나의 Physical Memory Device를 여러 Logical Device로 나눠 Host마다 별도로 할당할 수 있는 MLD 개념이 있습니다.

MLD(Multi-Logical Device): 하나의 Physical CXL Device를 여러 Logical Device Instance로 분할해 서로 다른 Host에 독립적으로 할당할 수 있게 하는 기능입니다.

이 기능을 사용하면 Memory Box 하나를 여러 Server가 나눠 쓸 수 있습니다.

Switch와 Fabric Manager가 각 Logical Device의 Binding을 관리합니다.

즉 Memory가 고정 DIMM에서 Software-defined Resource로 바뀌기 시작합니다.

Memory Sharing은 Pooling보다 한 단계 더 어렵습니다

Pooling은 한 Memory Region을 특정 시점에 한 Host에 할당하는 방식일 수 있습니다.

Sharing은 여러 Host가 같은 Memory Region을 동시에 접근하는 Architecture입니다.

동시에 쓰면 Coherency와 Ordering 문제가 훨씬 어려워집니다.

CXL 3.x는 Fabric-attached Memory Sharing Capability를 확대하지만 실제 Software와 Security, Application Architecture가 성숙해야 합니다.

따라서 2026년 시장에서는 단순 Expansion과 Pooling이 먼저 Revenue를 만들고 진정한 Shared Memory Fabric은 더 장기적인 단계로 보는 것이 안전합니다.

CXL Switch에서 Security가 중요한 이유

Memory는 Application의 가장 민감한 Data가 존재하는 영역입니다.

여러 Host가 하나의 Fabric에 연결되면 Host A가 Host B의 Memory에 접근하지 못하도록 Isolation이 필요합니다.

Device Authentication, IDE(Integrity and Data Encryption), Access Control과 Fabric Management Security가 중요합니다.

CXL Fabric이 Rack 전체로 커질수록 Security가 Network 수준의 문제로 확대됩니다.

즉 CXL Switch는 단순 High-speed Packet Chip이 아니라 Memory Security Boundary 역할도 해야 합니다.

Failure Domain도 커집니다

Local DIMM 하나가 고장 나면 Server 한 대에 영향을 줍니다.

Shared Memory Pool의 Switch나 Memory Box가 고장 나면 여러 Host가 동시에 영향을 받을 수 있습니다.

따라서 CXL Fabric에는 Redundancy, RAS, Error Isolation이 중요합니다.

Memory Pooling으로 Utilization을 높이는 대신 Failure Domain이 커지는 Trade-off가 있습니다.

Hyperscaler가 CXL을 대규모로 도입할 때 Hardware 성능만큼 운영 안정성을 보는 이유입니다.

CXL Switch는 Optical CXL과도 연결됩니다

Rack 내부에서 CXL Switch와 Memory를 Copper로 연결할 수 있습니다.

하지만 Fabric이 Rack-to-rack으로 커지면 64GT/s·128GT/s Electrical Reach가 한계에 부딪힙니다.

Retimer와 AEC를 사용할 수 있지만 거리와 Cable Density가 더 커지면 Optical Link가 필요할 수 있습니다.

따라서 CXL Switch가 Rack-scale Memory Fabric을 성공적으로 만들수록 장기적으로 Optical CXL Connectivity 수요가 생길 가능성이 높아집니다.

CXL 4.0은 Switch의 다음 세대를 준비합니다

CXL 4.0은 2025년 11월 공개됐고 Data Rate를 128GT/s로 두 배 높였습니다.

Native x2, Bundled Ports, 최대 4 Retimer 지원과 Memory RAS 기능을 추가했습니다.

하지만 2026년 CXL Switch Product는 주로 CXL 2.0과 3.x Generation입니다.

즉 CXL 4.0 Specification은 미래 Architecture이고 현재 Revenue는 CXL 2·3.x Silicon에서 먼저 발생합니다.

이 Timing Gap을 구분하는 것이 투자에서 중요합니다.

Marvell의 CXL Switch 전략은 왜 주목할 만할까요?

Marvell은 XConn을 인수하면서 PCIe/CXL Switch Technology를 빠르게 확보했습니다.

Structera S 20256은 CXL 2.0 Commercial Product이고 Structera S 30260은 CXL 3.x Rack-scale Fabric으로 확장됩니다.

회사는 Retimer, Optical DSP와 Memory Controller까지 Connectivity Portfolio를 넓히고 있습니다.

즉 CXL이 Expansion에서 Pooling으로 이동하면 Marvell은 Switch Layer에서 직접적인 Content 증가를 노릴 수 있습니다.

투자 관점에서는 CXL Switch 출하량보다 Adoption 단계가 중요합니다

초기 CXL 시장은 Memory Expander Controller가 먼저 성장할 수 있습니다.

Host 하나에 Memory Card 하나를 추가하는 Expansion에는 Switch가 필요하지 않을 수 있기 때문입니다.

CXL Switch 시장이 크게 열리려면 고객이 단순 Expansion을 넘어 Multi-host Pooling을 실제 Production에 도입해야 합니다.

따라서 CXL Memory Module 출하량과 Switch 출하량이 같은 속도로 증가하지 않을 수 있습니다.

첫 번째로 볼 지표는 CXL 2.0 Pooling의 실제 Production입니다

Demo와 Lab Validation이 아니라 Hyperscaler가 Memory Pool을 Production Workload에 사용하는지가 중요합니다.

Memory Utilization과 TCO 개선이 확인돼야 Switch 수요가 커집니다.

두 번째는 Structera S 30260 같은 CXL 3.x Sample과 Qualification입니다

260-lane Switch가 Customer Sampling에서 실제 Design Win으로 넘어가는지 확인해야 합니다.

CXL 3.x Fabric은 훨씬 복잡하므로 Software와 Interoperability Validation에 시간이 필요할 수 있습니다.

세 번째는 Software입니다

Hardware가 있어도 OS와 Hypervisor가 CXL Memory Tier를 효율적으로 사용하지 못하면 투자효과가 작습니다.

Memory Tiering, NUMA Awareness, Page Migration, Fabric Manager Software가 필요합니다.

CXL 시장의 Adoption 속도를 Semiconductor Roadmap만으로 예측하기 어려운 이유입니다.

네 번째는 Memory Economics입니다

CXL Controller와 Switch, Retimer를 추가하면 Memory System Cost와 Power가 증가합니다.

Local DDR DIMM을 더 크게 장착하는 것보다 CXL Pooling이 싸고 유연해야 합니다.

즉 CXL Switch의 성공은 기술성능보다 Total Cost per usable GB가 결정할 가능성이 큽니다.

핵심 정리

질문	답
CXL Switch란?	여러 CPU·GPU Host와 CXL Memory Device 사이 Traffic을 Routing하고 Memory Pooling을 가능하게 하는 Switch입니다
PCIe Switch와 차이는?	CXL Switch는 CXL.mem·cache와 Memory Fabric 기능을 추가로 지원합니다
Memory Expansion과 Pooling 차이는?	Expansion은 한 Host Capacity를 늘리고 Pooling은 여러 Host가 Shared Resource에서 Memory를 할당받습니다
Fabric Manager란?	CXL Resource Binding과 Topology를 관리하는 Control Plane입니다
대표 제품은?	Marvell Structera S 20256, 차세대 S 30260 등이 있습니다
주요 리스크는?	Latency, Software, Security, Failure Domain, TCO입니다
투자포인트는?	Expansion에서 Pooling으로의 전환, CXL 3.x Switch Qualification과 Software Adoption입니다

CXL Switch의 핵심은 Memory를 더 빠르게 만드는 것이 아닙니다. Memory의 위치와 소유관계를 바꾸는 것입니다.

기존 Server에서는 DIMM이 CPU Socket에 고정돼 있었지만 CXL Switch와 Fabric Manager를 사용하면 Memory를 Rack 단위 Pool로 만들고 Workload에 따라 여러 Host에 재할당할 수 있습니다.

이 Architecture가 성공하면 Data Center는 CPU, GPU, Memory를 각각 독립적으로 확장하는 방향으로 이동할 수 있습니다.

하지만 Switch만 있다고 Memory Fabric이 완성되는 것은 아닙니다. 실제 DRAM을 CXL Protocol에 연결해 하나의 Memory Device로 만드는 Controller가 필요합니다.

그 구조가 바로 CXL Memory Expander입니다.