400G/lane과 3.2T Optical 분석｜204.8T AI Switch 시대에 Photonics BOM이 다시 바뀌는 이유

2026년 광통신 시장은 한편으로 1.6T 광트랜시버의 양산 확대를 준비하면서, 다른 한편으로는 이미 3.2T 세대를 위한 400G/lane 기술 개발에 들어가 있습니다.

이 상황만 보면 제품주기가 지나치게 빠른 것처럼 보입니다. 그러나 Switch ASIC의 대역폭 증가 속도를 보면 이유가 분명합니다.

Broadcom Tomahawk 6와 NVIDIA Spectrum-6가 102.4Tbps 세대에 진입하면서 1.6T Port가 필요해졌고, 그 다음 Switch 세대가 204.8Tbps로 올라가면 현재의 200G/lane 구조만으로는 Front Panel의 Lane 수와 광부품 수를 감당하기 어려워집니다.

따라서 다음 세대의 핵심은 단순히 광트랜시버 한 개를 1.6T에서 3.2T로 높이는 것이 아닙니다.

Electrical과 Optical Interface의 기본 전송단위를 200G/lane에서 400G/lane으로 올려 Network 전체의 Bandwidth Density를 다시 두 배 높이는 것이 핵심입니다.

이 변화가 실제로 이루어지면 Optical DSP, EML, Silicon Photonics, Photodetector, SerDes, Packaging과 Test까지 새로운 세대교체가 필요합니다.

반대로 400G/lane의 기술 난도가 예상보다 높거나 전력효율이 충분히 개선되지 않는다면 Pluggable Optics의 경제성 자체가 흔들리면서 CPO 전환이 더 빨라질 수도 있습니다.

따라서 400G/lane은 단순한 차세대 광통신 사양이 아니라 Pluggable Optics가 204.8T Switch 세대에서도 계속 생존할 수 있는지를 결정하는 기술적 분기점입니다.

3.2T의 핵심은 3.2Tbps가 아니라 Lane 수입니다

현재 1.6T 광트랜시버의 대표적인 구조는 약 200Gbps급 Lane 8개를 사용하는 방식입니다.

이를 그대로 3.2T로 확장한다면 200G급 Lane이 16개 필요합니다.

이론적으로 불가능한 구조는 아닙니다. 하지만 Switch ASIC의 Package I/O, PCB Routing, Optical Engine, Laser·Modulator·Photodetector 수, Fiber 수와 Module 내부 Packaging Complexity가 크게 증가합니다.

400G/lane을 사용하는 이유가 여기에 있습니다.

구조	Aggregate Bandwidth	필요한 Lane 수
8 × 200G	1.6T	8
4 × 400G	1.6T	4
16 × 200G	3.2T	16
8 × 400G	3.2T	8

400G/lane을 사용하면 같은 1.6T Module에서도 Optical Lane 수를 8개에서 4개로 줄일 수 있습니다.

3.2T Module 역시 16개의 200G Lane 대신 8개의 400G Lane으로 구현할 수 있습니다.

따라서 400G/lane의 경제적 의미는 단순히 Lane 하나가 빨라지는 것이 아닙니다.

동일한 Bandwidth를 절반의 Optical Lane으로 구현할 수 있다는 것입니다.

이 변화는 Laser·Modulator·Photodetector와 Fiber Interface 수를 줄일 가능성을 만들지만, 개별 Optical Channel에 요구되는 성능은 훨씬 높아집니다.

즉 BOM의 방향이 “많은 저속 Channel”에서 “적은 수의 고성능 Channel”로 이동합니다.

204.8T Switch가 등장하면 3.2T가 필요한 이유

102.4T Switch를 Front Panel Port로 나누면 64개의 1.6T Port가 됩니다.

다음 세대 Switch가 204.8T로 올라간다고 가정해 보겠습니다.

1.6T Port로만 구성하면 128개가 필요합니다.

3.2T Port를 사용하면 다시 64개로 줄어듭니다.

Switch Capacity	Port Speed	필요한 Port 수
102.4T	800G	128
102.4T	1.6T	64
204.8T	1.6T	128
204.8T	3.2T	64

이 패턴은 Data Center Switch 세대교체에서 반복되어 왔습니다.

Switch ASIC의 Aggregate Bandwidth가 두 배 증가하면 Port 수를 두 배 늘리는 방법도 있지만 Front-panel Density, Connector 수, Fiber Routing과 System Power 때문에 Port Speed 자체도 함께 올라가는 경향이 있습니다.

따라서

51.2T Switch → 800G Optics

102.4T Switch → 1.6T Optics

204.8T Switch → 3.2T Optics

라는 세대 연결이 형성됩니다.

Broadcom 역시 2026년 발표한 400G/lane Taurus DSP를 1.6T Module에 먼저 적용하면서, 이 기술이 향후 3.2T Transceiver와 204.8T Switch Platform의 기반이 될 것이라고 명시하고 있습니다.

하지만 2026년 현재 3.2T를 상용시장으로 보면 안 됩니다

여기에서 반드시 기술개발 단계와 실제 매출 단계를 분리해야 합니다.

2026년 현재 1.6T는 실제 제품 출하가 시작되고 있는 단계입니다.

반면 3.2T는 아직 본격적인 대량 양산 단계가 아닙니다.

Coherent의 2026년 3월 투자자료에서도 800G는 계속 양산 확대, 1.6T는 양산 가속 단계로 표현하지만 3.2T는 개발 단계로 분류합니다. OFC 2026에서는 400G/lane 기반 3.2T 기술을 실제로 시연했지만 이것을 3.2T Module의 본격적인 상용 출하로 해석해서는 안 됩니다.

현재 산업의 위치를 구분하면 다음과 같습니다.

기술	2026년 현재 단계
800G Pluggable	대량 양산
1.6T Pluggable	양산 확대 시작
400G/lane Optical	초기 제품·실리콘·시연 단계
3.2T Pluggable	개발·검증 단계
204.8T Switch	차세대 Roadmap
400G/lane IEEE 표준	초기 표준화 단계

이 구분이 투자 분석에서 매우 중요합니다.

3.2T 기술이 존재한다는 사실과 3.2T가 의미 있는 매출을 만드는 시점은 다릅니다.

400G/lane은 400GBaud라는 의미가 아닙니다

400G/lane을 이해할 때 Symbol Rate와 Bit Rate를 구분해야 합니다.

PAM4는 하나의 Symbol에 2bit의 정보를 담습니다.

따라서 약 224Gbaud로 동작하는 PAM4 Link에서는 Raw Data Rate 기준으로 약 448Gbps 수준의 신호를 전달할 수 있습니다.

실제 Ethernet에서 사용할 수 있는 Payload Rate는 FEC와 Encoding, Protocol Overhead 등을 고려해야 하기 때문에 이를 업계에서는 400G-class lane으로 표현합니다.

Marvell은 이미 2025년 OFC에서 224Gbaud로 동작하는 400G/lane Electrical-to-Optical PAM4 Link를 실제 Silicon으로 시연했습니다. 회사는 당시 이 기술을 3.2T Optical Interconnect와 204.8T Switch로 가기 위한 핵심 단계라고 설명했습니다.

즉 400G/lane은 이론적인 Roadmap 숫자만은 아닙니다.

다만 “실제 Silicon에서 Link가 동작했다”는 것과 수백만 개의 Port에서 요구되는 BER, Yield, Power와 Cost 조건을 충족해 대량 양산되는 것은 전혀 다른 문제입니다.

400G/lane에서 가장 어려운 문제는 Signal Margin입니다

Lane Rate가 두 배 높아지면 동일한 Channel에서 허용되는 Loss와 Noise Margin은 더 줄어듭니다.

PAM4 Signal 자체는 네 개의 Voltage Level을 사용하기 때문에 NRZ보다 각 Level 사이의 간격이 작고 Noise와 Distortion에 민감합니다.

400G/lane에서는 이 문제를 약 224Gbaud 영역까지 밀어 올려야 합니다.

Electrical Side에서는 Package Loss, PCB Trace, Connector, Crosstalk와 Reflection이 문제가 됩니다.

Optical Side에서는 Modulator Bandwidth, Laser Chirp, Extinction Ratio, Receiver Sensitivity, Photodetector Bandwidth와 Optical Noise가 동시에 어려워집니다.

따라서 400G/lane은 “더 빠른 DSP 하나를 개발하면 해결되는 기술”이 아닙니다.

DSP, SerDes, Laser, Modulator, Photodetector와 Packaging이 함께 새로운 성능구간으로 올라가야 하는 System-level Transition입니다.

IEEE가 2026년에 별도 400G/lane 표준 작업을 시작한 이유

IEEE 802.3는 2026년 3월 400Gb/s per Lane Signaling Study Group을 공식 구성했습니다.

목표는 Electrical Interconnect뿐 아니라 최대 500m Single-mode Fiber Optical Link까지 400G/lane의 표준화 가능성을 검토하는 것입니다.

2026년 7월에는 Project Authorization Request와 표준개발 기준이 IEEE 802 LMSC에서 승인됐으며, 8월 현재 관련 기술검토가 계속 진행되고 있습니다.

이것은 중요한 신호입니다.

현재 1.6T를 다루는 IEEE P802.3dj는 기본적으로 200G/lane 세대의 표준입니다. P802.3dj 역시 2026년 8월 현재 최종 표준화 절차가 아직 진행 중입니다.

그런데 P802.3dj가 끝나기도 전에 업계는 이미 다음 400G/lane 표준을 시작했습니다.

AI Networking의 제품주기가 공식 Ethernet 표준주기보다 빠르게 움직이고 있다는 의미입니다.

Broadcom Taurus는 400G/lane이 실제 Semiconductor 제품으로 넘어왔다는 첫 중요한 신호입니다

Broadcom은 2026년 3월 3nm 기반 Taurus BCM83640을 공개했습니다.

Taurus는 Optical Side에 400G/lane PAM4 Interface를 제공하는 DSP입니다.

흥미로운 점은 이 Chip이 처음부터 3.2T Module용으로만 나온 것이 아니라 1.6T 8:4 Gearbox 구조를 먼저 겨냥한다는 것입니다.

Electrical Side에서는 8개의 200G급 Lane을 받고 Optical Side에서는 4개의 400G급 Lane으로 변환합니다.

즉 Broadcom의 전략은

3.2T가 상용화될 때까지 기다린 뒤 400G/lane을 도입하는 것이 아닙니다.

1.6T 세대에서 400G/lane Optical Interface를 먼저 상용화하고, 그 기술을 향후 3.2T로 확장하려는 방식입니다.

이 접근은 Semiconductor 개발의 위험을 낮출 수 있습니다.

400G/lane DSP와 Optical Component를 1.6T 제품에서 먼저 검증하면 3.2T 세대에서 완전히 새로운 기술을 한꺼번에 도입할 필요가 줄어듭니다.

Taurus가 바꾸는 것은 DSP보다 Optical BOM입니다

기존 1.6T 8×200G Optical Architecture에서는 8개의 Optical Channel이 필요합니다.

Taurus의 8:4 구조에서는 Optical Side를 4×400G로 줄일 수 있습니다.

그 결과 Module 내부에서 필요한 Optical Channel 수가 줄어듭니다.

이론적으로는 Laser·Modulator·Photodetector와 Fiber 수를 감소시킬 가능성이 있습니다.

그러나 여기에서 “부품 수가 절반이니 BOM Cost도 절반”이라고 해석하면 안 됩니다.

400G-class EML이나 Modulator, Photodetector는 기존 200G Component보다 훨씬 높은 Bandwidth와 Signal Quality가 요구됩니다.

따라서 400G/lane에서는 부품 수 감소와 부품당 가격·기술가치 증가가 동시에 발생할 가능성이 높습니다.

광통신 업체에게 가장 중요한 것은 이 두 효과 가운데 어느 쪽이 더 큰가입니다.

Coherent가 400G EML과 Silicon Photonics를 동시에 개발하는 이유

400G/lane Optical Interface를 구현하는 방법은 하나가 아닙니다.

Coherent는 OFC 2026에서 3.2T용 400G/lane PAM4 Link를 두 가지 방식으로 시연했습니다.

하나는 400G Differential EML을 사용하는 방식이고, 다른 하나는 Pure Silicon PN Junction Mach-Zehnder Modulator 기반 Silicon Photonics를 사용하는 방식입니다.

이 점이 중요합니다.

현재 업계는 400G/lane에서 어떤 Optical Modulator Architecture가 최종 승자가 될지 확정하지 않았습니다.

InP 기반 EML은 Laser와 Modulator를 효율적으로 결합할 수 있고 높은 Output Power와 작은 Footprint에 강점을 가집니다.

Silicon Photonics는 여러 Optical Function을 하나의 PIC에 통합하는 데 유리하고 Semiconductor Manufacturing Infrastructure와 결합하기 쉽습니다.

두 방식 모두 400G/lane을 구현할 수 있지만 Power, Yield, Cost, Reach와 Packaging 방식에 따라 최적의 적용영역이 달라질 수 있습니다.

400G EML이 중요한 이유는 InP의 가치가 오히려 높아질 수 있기 때문입니다

Silicon Photonics가 성장하면 InP의 중요성이 줄어들 것처럼 보일 수 있습니다.

실제 공급망은 반대 방향으로 움직일 가능성도 있습니다.

Silicon Photonics 기반 Module에서도 외부 Laser Source에는 InP CW Laser를 사용하는 경우가 많습니다.

그리고 Direct-modulated 또는 EML 기반 Solution에서는 InP Device 자체가 Optical Modulation의 핵심입니다.

Coherent는 2026년 400mW급 High-power InP CW Laser, 200G EML과 함께 3.2T 이상을 위한 400G Differential EML과 400G Photodiode까지 제시하고 있습니다.

회사의 2026년 기술 Roadmap에서도 100G EML에서 200G D-EML, 다시 400G D-EML로 제품세대를 확장하고 있으며 400G D-EML을 3.2T·6.4T Transceiver에 연결하고 있습니다.

따라서 3.2T Transition은 Silicon Photonics만의 시장확대가 아닙니다.

고성능 InP Epitaxy, Laser와 Photodetector Capacity의 가치도 같이 올라갈 수 있습니다.

Differential EML은 왜 필요한가

전통적인 EML의 전송속도를 계속 높이면 Drive Voltage, Optical Modulation Amplitude, Bandwidth와 Crosstalk 사이의 Trade-off가 심해집니다.

Coherent의 400G Differential EML은 두 개의 Complementary Electrical Signal을 이용해 EML을 Differential 방식으로 구동합니다.

회사는 이 구조가 Signal Amplitude를 높이고 Power와 Crosstalk를 낮추는 데 유리하다고 설명합니다.

중요한 것은 특정 제품의 성능 주장이 아니라 Architecture의 방향입니다.

400G/lane에서는 기존 200G Component를 단순히 더 빠르게 만드는 것보다 Driver와 Optical Device를 함께 다시 설계해야 할 가능성이 높다는 것입니다.

이 때문에 Optical Component 업체의 Analog·RF Design 역량과 Material Engineering이 다시 중요해집니다.

Silicon Photonics에서도 400G/lane은 쉬운 세대교체가 아닙니다

Silicon Photonics 역시 동일한 문제가 있습니다.

Mach-Zehnder Modulator의 Bandwidth를 올리려면 Electrode Design, Junction Capacitance, Insertion Loss, Drive Voltage와 Optical Loss를 동시에 최적화해야 합니다.

속도를 높이기 위해 Device Size를 줄이거나 Electrode 구조를 바꾸면 Modulation Efficiency와 Loss에 영향을 줄 수 있습니다.

따라서 Silicon Photonics의 400G/lane 경쟁력은 단순히 “Silicon 공정이므로 대량생산이 쉽다”는 논리로 평가할 수 없습니다.

Photonic Device Yield, Driver Integration, Laser Coupling, Fiber Attach와 최종 Package Test가 모두 필요합니다.

400G/lane에서 Photonics Foundry와 Advanced Packaging의 기술격차가 더 중요해질 가능성이 있는 이유입니다.

3.2T에서는 DSP의 계산량과 전력문제가 더 커집니다

DSP는 200G/lane에서도 상당한 신호처리를 수행합니다.

400G/lane에서는 Equalization, Clock Recovery, FEC 지원과 Channel Compensation이 더 복잡해질 수 있습니다.

그러면서도 Module Power는 무한정 증가시킬 수 없습니다.

이것이 3nm 이하의 첨단 CMOS가 Optical DSP에 사용되는 이유입니다.

Broadcom Taurus 역시 3nm Monolithic DSP이며 Laser Driver를 Chip에 통합합니다.

Integration이 중요한 이유는 단순 Chip 수 감소 때문만이 아닙니다.

Chip 사이 Electrical Interface를 줄이면 Power와 Board Area를 줄일 수 있습니다.

결국 3.2T 세대의 DSP 경쟁은 최대 처리성능보다 bit당 소비전력과 통합 수준으로 이동할 가능성이 높습니다.

하지만 400G/lane은 DSP 업체에 무조건 호재가 아닙니다

여기에는 중요한 역설이 있습니다.

Lane당 Bandwidth가 두 배 높아지면 동일 Aggregate Bandwidth를 구현하는 데 필요한 Lane 수가 절반으로 줄어듭니다.

DSP 입장에서는 한 Chip이 처리해야 하는 계산량은 증가하지만 Module당 PHY Channel 수는 줄어듭니다.

동시에 LPO, TRO와 CPO는 DSP의 역할을 줄이거나 위치를 바꾸려 하고 있습니다.

따라서

400G/lane = DSP TAM 두 배

라고 해석하면 안 됩니다.

실제 DSP 시장은

Module 수 × Module당 DSP ASP × DSP 채택률

에 의해 결정됩니다.

여기에서 LPO·CPO가 커지면 마지막 변수인 DSP 채택률이 떨어질 수 있습니다.

Marvell은 400G/lane을 이미 2025년에 실제 Silicon에서 검증했습니다

Broadcom의 Taurus가 2026년 실제 DSP 제품화에서 앞선 신호를 보여준다면, Marvell은 400G/lane의 기술 가능성을 일찍 증명한 업체 가운데 하나입니다.

Marvell은 OFC 2025에서 224Gbaud 기반 400G/lane Electrical-to-Optical PAM4 Link를 시연했고, Coherent·Lumentum을 포함한 Optical Ecosystem과 차세대 3.2T Interconnect 개발을 진행해 왔습니다.

2026년 현재 Marvell의 실제 Optical Revenue는 여전히 Ara 계열 1.6T DSP 등 200G/lane 제품에 더 직접적으로 연결되어 있습니다.

따라서 Marvell 역시

400G/lane 기술 확보

와

400G/lane 제품의 대량 매출 발생

을 구분해서 봐야 합니다.

Marvell은 공식적으로 3.2T를 차세대 PAM4 Optical Connectivity 영역으로 제시하고 있지만 2026년 현재 1.6T Ara처럼 이미 대량출하 단계라고 볼 근거는 아직 제한적입니다.

400G/lane 경쟁에서 기업별 위치는 다릅니다

기업	현재 400G/lane 노출 영역	2026년 단계	수익화 관점
Broadcom	Optical DSP, EML, PD, SerDes	초기 제품화	Taurus와 Optical Component
Coherent	400G D-EML, SiPh Modulator, PD	기술 시연·개발	InP·SiPh·향후 Module
Marvell	PAM4 DSP·SerDes 기술	기술검증·생태계 구축	향후 DSP·Connectivity Silicon
Optical Module 업체	3.2T Module 통합	개발·검증	3.2T 양산 시점 이후
Foundry·Packaging	3nm DSP, SiPh, Advanced Packaging	기반기술 공급	Wafer·Packaging Content

여기에서 가장 먼저 실제 매출로 연결될 가능성이 높은 것은 3.2T Module 자체보다 1.6T에 먼저 적용되는 400G/lane Component입니다.

Broadcom Taurus가 대표적인 사례입니다.

투자자 입장에서는 미래 제품의 발표보다 이런 중간단계의 Revenue Bridge를 찾는 것이 중요합니다.

3.2T Transition은 Optical Module 업체에 반드시 두 배의 시장을 의미하지 않습니다

1.6T Module 두 개가 제공하던 총 Bandwidth를 3.2T Module 한 개가 대체할 수 있습니다.

따라서 동일한 총 Network Bandwidth라면 Module Unit은 절반으로 줄어듭니다.

이것은 800G에서 1.6T로 넘어갈 때와 동일한 현상입니다.

결국 Optical Revenue를 결정하는 것은 Module Unit보다 전체 Data Center에 설치되는 Optical Bandwidth의 증가속도입니다.

예를 들어 전체 Optical Bandwidth가 네 배 증가하고 Module당 Bandwidth가 두 배 증가하면 Module Unit은 약 두 배 증가할 수 있습니다.

반대로 전체 Bandwidth가 두 배 증가하는 동안 Module Bandwidth도 두 배 증가하면 Unit은 거의 늘지 않을 수도 있습니다.

따라서 장기 Optical TAM을 계산하려면

XPU 수 × XPU당 Network Bandwidth × Optical Attach Rate ÷ Module당 Bandwidth

라는 구조를 봐야 합니다.

여기에 Module ASP를 곱해야 Dollar Market이 나옵니다.

400G/lane은 ASP를 높일 수도 있고 낮출 수도 있습니다

고성능 400G EML, DSP와 Silicon Photonics는 기술 난도가 높기 때문에 세대 초반에는 높은 ASP를 정당화할 수 있습니다.

반면 Lane 수가 절반으로 줄어들면 Module 내부 Optical Component 수가 감소해 BOM Cost를 낮추는 방향으로 작용합니다.

따라서 400G/lane의 경제성은 단순하지 않습니다.

Channel 수 감소에 따른 비용절감

과

Channel당 기술가치 상승

이 동시에 존재합니다.

초기에는 후자가 강할 가능성이 있지만 기술이 성숙하고 생산량이 증가하면 ASP 하락이 빠르게 진행될 수 있습니다.

광통신 기업의 Revenue Growth가 Data Traffic Growth보다 항상 낮을 수 있는 이유 가운데 하나입니다.

3.2T가 Pluggable의 마지막 강한 세대가 될 가능성도 검토해야 합니다

Pluggable Transceiver는 Serviceability와 Multi-vendor Supply Chain이라는 큰 장점을 가지고 있습니다.

하지만 Port Speed가 올라갈수록 Module Power와 Front-panel Thermal Density가 문제가 됩니다.

1.6T에서도 DSP Power가 이미 중요한 변수인데 3.2T에서 동일한 전력 증가율을 허용하기는 어렵습니다.

400G/lane은 Lane 수를 줄여 이 문제를 완화하려는 기술이지만 충분하지 않을 수 있습니다.

이 경우 Optical Engine을 Switch ASIC 근처로 이동시키는 CPO가 더 경제적인 선택이 될 수 있습니다.

즉 400G/lane에는 서로 반대되는 두 가지 의미가 있습니다.

첫째, Pluggable Module의 전력과 Density를 개선해 Pluggable의 수명을 연장합니다.

둘째, 400G/lane에서도 전력·Signal Integrity 문제를 충분히 해결하지 못하면 CPO 전환 필요성을 오히려 증명하게 됩니다.

따라서 3.2T 세대는 Pluggable과 CPO 사이의 중요한 경쟁구간이 될 가능성이 높습니다.

Coherent가 12.8T 이후 XPO까지 준비하는 이유

Coherent는 OFC 2026에서 1.6T와 3.2T뿐 아니라 12.8T 이상을 위한 새로운 XPO Pluggable Form Factor까지 제시했습니다.

이것은 현재 OSFP 형태의 Front-panel Pluggable Architecture 자체에도 장기적인 Density 한계가 있다는 사실을 보여줍니다.

Optical Bandwidth가 계속 두 배씩 증가하면 단순히 내부 DSP와 Laser만 바꾸는 것으로는 부족합니다.

Connector Density, Fiber Count, Module 크기, Cooling과 Serviceability를 포함한 Mechanical Architecture까지 다시 설계해야 합니다.

즉 AI Optical의 장기 경쟁은

800G Module → 1.6T Module → 3.2T Module

처럼 속도만 올라가는 문제가 아니라

Pluggable Form Factor 자체가 어디까지 확장될 수 있는가

라는 문제로 이동합니다.

400G/lane은 CPO에도 그대로 필요합니다

CPO가 Pluggable을 대체한다고 해서 400G/lane 기술이 필요 없어지는 것은 아닙니다.

오히려 CPO에서도 더 높은 Bandwidth Density를 위해 Optical Lane Rate를 높여야 합니다.

400G/lane Optical Engine을 사용하면 동일 Package 면적에서 더 많은 Optical Bandwidth를 처리하거나 동일 Bandwidth를 더 적은 Fiber와 Photonic Channel로 전달할 수 있습니다.

따라서 400G/lane은 특정 Form Factor에 종속된 기술이 아닙니다.

Pluggable, Near-packaged Optics, CPO 모두에서 사용할 수 있는 Physical Layer 기술입니다.

이 점에서 400G EML, High-power CW Laser, Photodetector와 Silicon Photonics 기술을 보유한 업체는 Pluggable과 CPO 양쪽에 노출될 가능성이 있습니다.

이 구조에서는 Coherent의 수익 논리가 단순 Module 판매보다 넓어집니다

Coherent는 3.2T Module 개발뿐 아니라 400G D-EML, Silicon Photonics, InP CW Laser와 Photodetector를 함께 보유하고 있습니다.

따라서 향후 3.2T가 Pluggable로 구현되든 CPO로 일부 이동하든 Optical Component 공급망 안에 남을 가능성이 있습니다.

이는 Module Assembly에만 집중된 업체와 다른 Exposure입니다.

Coherent의 2026년 전략자료에서도 3.2T Transceiver와 함께 CPO를 동시에 주요 차세대 성장영역으로 제시합니다.

따라서 Coherent의 장기 AI Optical 투자논리는 “3.2T Module을 얼마나 파는가”보다 Optical Bandwidth가 증가할 때 InP·SiPh·Laser·Module 가운데 얼마나 많은 Layer에서 Content를 확보하는가로 보는 편이 더 적절합니다.

Broadcom 역시 Architecture 변화에 대한 방어력이 높습니다

Broadcom은 Tomahawk Switch ASIC, SerDes, Optical DSP, EML·Photodetector와 CPO까지 보유하고 있습니다.

400G/lane Pluggable이 성공하면 Taurus DSP와 400G Optical Component에서 매출기회를 가질 수 있습니다.

Pluggable이 LPO 방향으로 움직이면 DSP Content는 줄 수 있지만 Switch SerDes와 Optical Component에 계속 노출됩니다.

CPO가 확산되면 일부 Pluggable DSP 매출을 잃더라도 Tomahawk CPO Platform으로 Revenue Pool을 이동시킬 수 있습니다.

즉 Broadcom의 핵심 강점은 특정 Optical Architecture를 정확히 예측하는 것이 아니라 Network Bandwidth 증가의 여러 지점에 동시에 노출되어 있다는 것입니다.

Marvell은 400G/lane에서 제품화 속도를 확인해야 합니다

Marvell은 400G/lane PAM4 Technology를 일찍 Demonstration했으며 강한 DSP·SerDes 기술을 가지고 있습니다.

그러나 투자 관점에서 중요한 것은 기술 리더십 자체가 아닙니다.

Ara 1.6T가 대량출하로 전환됐듯이 차세대 400G/lane에서도

설계 완료, 고객 Sample, Module 업체 인증, Hyperscaler Qualification, 대량출하

단계로 이동해야 실제 Revenue가 발생합니다.

따라서 향후 Marvell에서는 400G/lane DSP의 구체적인 Product Announcement와 Sampling 시점이 중요한 확인사항이 됩니다.

IEEE 표준화가 느리다고 시장도 늦어지는 것은 아닙니다

AI Optical Market의 특징 가운데 하나는 Hyperscaler가 공식 표준완료 전에 제품을 검증하기 시작한다는 것입니다.

1.6T에서도 이미 같은 현상이 나타났습니다.

2026년 8월 현재 IEEE P802.3dj 표준은 아직 절차가 진행 중이지만 실제 1.6T DSP와 Module은 이미 시장에 공급되고 있습니다.

400G/lane도 비슷한 경로를 밟을 가능성이 있습니다.

IEEE의 400G/lane 표준작업은 이제 막 본격화됐지만 Broadcom, Marvell, Coherent는 이미 실제 Silicon과 Optical Link를 보여주고 있습니다.

따라서 표준완료 시점만으로 3.2T Investment Cycle을 판단해서는 안 됩니다.

오히려 Module Vendor의 Sampling과 Hyperscaler Qualification이 더 빠른 선행지표가 될 수 있습니다.

투자자가 400G/lane과 3.2T에서 추적해야 할 지표

첫 번째는 204.8T Switch ASIC의 실제 Roadmap입니다.

3.2T Optical Demand의 가장 강한 촉매는 204.8T Switch Generation입니다.

두 번째는 400G/lane Electrical SerDes의 제품화입니다.

Optical Side만 400G로 올라가고 Host Electrical Interface가 200G에 남아 있다면 8:4 Gearbox 같은 구조가 필요합니다. 진정한 3.2T Generation에서는 Host Side 400G/lane까지 이동해야 합니다.

세 번째는 IEEE 400G/lane 표준 진행상황입니다.

2026년 현재 Study Group 단계이므로 규격의 Reach, BER, FEC와 Channel Loss 조건이 어떤 방향으로 정리되는지 확인해야 합니다.

네 번째는 400G EML과 Silicon Photonics의 Yield입니다.

Demonstration은 제품 가능성을 보여주지만 대량생산 경제성은 Yield에서 결정됩니다.

다섯 번째는 400G Photodetector와 Laser Capacity입니다.

Optical Module은 DSP만으로 생산할 수 없습니다.

여섯 번째는 Module당 소비전력입니다.

3.2T에서도 Pluggable이 유지될 수 있는지를 결정하는 가장 중요한 지표 가운데 하나입니다.

일곱 번째는 3.2T Module Sampling과 고객 인증 시점입니다.

기술 시연에서 양산매출로 넘어가는 핵심 구간입니다.

여덟 번째는 CPO 침투율입니다.

CPO가 204.8T Generation에서 예상보다 빠르게 채택된다면 3.2T Front-panel Pluggable의 시장규모가 예상보다 작아질 수 있습니다.

Counter Thesis 1: 3.2T는 1.6T보다 훨씬 느리게 확산될 수 있습니다

1.6T의 상용화가 시작됐다고 해서 다음 3.2T도 동일한 속도로 시장에 들어온다는 보장은 없습니다.

400G/lane은 200G/lane보다 Signal Integrity, Optical Device와 Test 난도가 훨씬 높습니다.

IEEE 표준도 아직 초기 단계입니다.

따라서 3.2T Revenue를 2026년 현재 실적에 가까운 시장으로 평가하는 것은 지나치게 이릅니다.

현재 3.2T는 2027년 이후 Network Roadmap을 결정할 선행기술의 성격이 더 강합니다.

Counter Thesis 2: Lane 수가 절반이 되면 Optical Component Unit 수가 줄어듭니다

400G/lane이 성공하면 동일한 Aggregate Bandwidth에서 Optical Lane 수는 절반으로 줄어듭니다.

따라서 Laser, Modulator와 Photodetector의 Unit 수가 Bandwidth 증가속도만큼 늘어나지 않을 수 있습니다.

광부품 업체의 투자논리는 단순 Data Traffic 증가보다 Channel당 ASP 상승이 Channel 수 감소를 얼마나 상쇄하는지를 봐야 합니다.

Counter Thesis 3: 3.2T Pluggable이 CPO와 동시에 경쟁해야 합니다

3.2T가 본격적으로 필요한 204.8T Switch Generation은 CPO가 더 강한 경제성을 가질 가능성이 있는 구간이기도 합니다.

따라서 3.2T Pluggable은 1.6T보다 더 강한 CPO 경쟁을 받을 수 있습니다.

Pluggable의 Serviceability가 여전히 중요하다면 3.2T 시장이 크게 형성될 수 있지만, Power와 Density가 더 중요해진다면 CPO가 예상보다 빨리 침투할 수 있습니다.

이것은 Optical Module 업체와 DSP 업체의 장기 TAM에 큰 영향을 미칩니다.

Counter Thesis 4: 기술적 선두가 반드시 최종 공급망 승자를 의미하지 않습니다

400G/lane에서 가장 먼저 Demo를 보여주거나 DSP를 발표하는 회사가 최종 Volume Market을 지배한다고 단정할 수 없습니다.

Hyperscaler가 요구하는 것은 단발성 Link Demonstration이 아니라 수백만 개 Port에서의 안정적인 BER, Power, Yield, Cost와 공급능력입니다.

따라서 400G/lane 경쟁은 Laboratory Performance보다 Manufacturing Scale과 Qualification에서 최종 승자가 결정될 가능성이 높습니다.

400G/lane의 가장 중요한 의미는 Optical Value Chain이 다시 초기화된다는 것입니다

800G와 1.6T 초기 시장에서는 100G·200G EML, 200G Optical DSP와 기존 Silicon Photonics Platform을 기반으로 공급망 우위가 어느 정도 형성됐습니다.

400G/lane은 이 경쟁을 다시 시작하게 만듭니다.

DSP는 새로운 SerDes와 Equalizer가 필요합니다.

EML은 400G급 Differential Architecture가 필요할 수 있습니다.

Silicon Photonics는 더 높은 Bandwidth의 Modulator를 요구합니다.

Photodetector도 400G급 Bandwidth가 필요합니다.

Package와 Connector는 더 높은 Electrical·Optical Density를 처리해야 합니다.

Test 장비 역시 224Gbaud급 PAM4 신호를 안정적으로 검증할 수 있어야 합니다.

즉 기존 1.6T 공급망의 시장점유율이 3.2T에서도 그대로 유지된다고 가정하면 위험합니다.

AI Infrastructure에서 400G/lane이 위치하는 Layer

400G/lane은 AI Infrastructure의 Physical Connectivity Layer에 속하지만 실제 영향은 여러 Layer에 걸쳐 있습니다.

Switch ASIC에서는 204.8T Generation을 가능하게 하고, Electrical I/O에서는 차세대 SerDes를 요구하며, Optical Layer에서는 3.2T Transceiver를 가능하게 합니다.

Semiconductor Layer에서는 3nm급 DSP와 고속 Analog Circuit이 필요하고, Photonics Layer에서는 400G EML·Silicon Photonics·Photodetector가 필요합니다.

Packaging Layer에서는 Optical Engine과 Fiber Attach의 밀도가 높아집니다.

그리고 이 모든 변화의 최종 Demand는 GPU·XPU의 Network Bandwidth 증가에서 시작됩니다.

따라서 400G/lane은 광통신만의 Technology Node라고 보기 어렵습니다.

102.4T 이후의 204.8T AI Network를 가능하게 만드는 전체 I/O 세대교체에 가깝습니다.

2026년 현재 가장 중요한 사실은 3.2T가 대량출하되고 있다는 것이 아닙니다.

오히려 그 반대입니다.

3.2T는 아직 개발 단계이고 IEEE 400G/lane 표준도 초기 작업이 진행 중입니다. 그러나 Broadcom은 3nm 400G/lane DSP를 이미 제품화했고, Coherent는 400G EML과 Silicon Photonics 기반 Link를 시연했으며, Marvell 역시 실제 Silicon 기반 224Gbaud Electrical-to-Optical Link를 검증했습니다.

즉 매출은 아직 초기지만 기술 공급망은 이미 움직이고 있습니다.

이 단계에서 투자자가 봐야 하는 것은 “3.2T 시장이 얼마나 클 것인가”라는 먼 TAM 숫자가 아닙니다.

400G/lane이 어떤 Architecture로 제품화되고, 어느 기업이 1.6T에서 먼저 매출을 만들며, 그 기술이 204.8T Switch와 3.2T Optical Module로 실제 이전되는지를 확인하는 것이 더 중요합니다.

결국 400G/lane의 승자는 가장 높은 속도를 시연한 회사가 아닐 가능성이 높습니다.

224Gbaud급 PAM4를 수백만 개의 Port에서 낮은 전력, 높은 Yield와 감당할 수 있는 Cost로 양산할 수 있는 공급망이 승자가 됩니다.

그리고 바로 이 지점에서 3.2T Optical 경쟁은 DSP 회사만의 경쟁이 아니라 Broadcom·Marvell 같은 Connectivity Semiconductor 업체, Coherent 같은 Photonics 업체, Foundry와 Advanced Packaging, 그리고 차세대 Switch Platform까지 연결되는 새로운 AI Infrastructure 투자 Cycle이 됩니다.