800G·1.6T 광통신이란? AI 데이터센터가 더 빠른 Optical Network를 필요로 하는 이유

AI 데이터센터 Network는 100G와 400G를 지나 800G, 1.6T로 빠르게 이동하고 있습니다. 숫자만 보면 Network Link가 두 배씩 빨라지는 단순한 세대교체처럼 보이지만 실제로는 SerDes, Optical DSP, Modulator, Laser, FEC, Connector와 Switch ASIC까지 동시에 바뀌는 Physical Connectivity 전체의 Upgrade Cycle입니다.

800G·1.6T Optical: 하나의 Optical Link가 각각 초당 800Gbps와 1.6Tbps의 Data를 전달하는 고속 광통신 세대입니다. 여러 개의 Electrical·Optical Lane을 병렬로 묶어 Total Bandwidth를 구성합니다.

AI에서 이 속도가 필요한 이유는 GPU 수가 늘어서만이 아닙니다. GPU 한 개가 요구하는 Network Bandwidth도 동시에 증가하고 있기 때문입니다.

먼저 속도 세대를 간단히 보면

Link Generation	대표 Lane 개념	주요 변화
400G	4×100G 등	100G-class Lane 확산
800G	8×100G, 4×200G 등	800G AI Network Volume 확대
1.6T	8×200G 계열	200G/lane·224G-class Electrical I/O 중요
차세대 3.2T	8×400G 등 연구·개발	448G-class Electrical I/O 논의

실제 Module과 Ethernet Standard에 따라 Lane 구성은 달라질 수 있습니다. 핵심은 Total Bandwidth를 높이려면 Lane 수를 늘리거나 Lane당 Speed를 높여야 한다는 것입니다.

왜 GPU당 Network Bandwidth가 계속 올라갈까요?

GPU Compute와 HBM Bandwidth가 빨라지면 Communication도 더 빨라져야 합니다. GPU가 이전 세대보다 두 배 빨리 계산을 끝내는데 Network Speed가 그대로라면 Communication Waiting 비중이 늘어납니다.

Training에서는 Gradient와 Activation이 이동하고, MoE에서는 All-to-All Traffic이 커집니다. Inference에서도 여러 Accelerator가 하나의 Model을 Serving하거나 KV Cache와 Storage Resource를 분리하면 Network Traffic이 증가합니다.

즉 GPU가 빨라지는 것은 Network 수요를 줄이는 것이 아니라 오히려 Network가 따라가야 할 기준을 높이는 변화입니다.

800G는 어떻게 구현할까요?

800G Module은 여러 Architecture가 있습니다. 초기에는 8개의 100G-class Lane을 사용하고, 200G/lane 기술이 성숙하면 4개의 200G Lane으로 같은 Total Bandwidth를 만들 수 있습니다.

Lane 수를 줄이면 Optical Component와 Fiber 수를 줄일 가능성이 있지만 Lane당 Signal Processing 난도가 올라갑니다.

따라서 800G 시장에서도 100G/lane과 200G/lane Architecture가 Product Generation과 Reach에 따라 공존할 수 있습니다.

1.6T의 핵심은 200G per lane입니다

1.6T를 8개 Optical Lane으로 만들려면 Lane당 200Gbps 수준의 Data를 전달해야 합니다.

Electrical Side에서는 224G-class PAM4 SerDes가 필요합니다. OIF는 CEI-224G에서 XSR, VSR, MR, LR, Linear 등 다양한 Reach의 Electrical Interface를 개발하며 1.6T Optical Module, CPO, NPO와 AI Interconnect에 필요한 224G Ecosystem을 만들고 있습니다.

Optical Side에서는 더 빠른 Modulator와 Photodetector, TIA와 Laser Driver가 필요합니다. DSP도 높은 Baud Rate Signal을 실시간으로 보정해야 합니다.

따라서 1.6T는 단순 Optical Module Generation이 아니라 224G Electrical I/O와 200G Optical Lane이 동시에 양산되는 세대입니다.

PAM4가 왜 필요할까요?

NRZ는 한 Symbol에 1bit를 전달하지만 PAM4는 네 개 Signal Level을 이용해 Symbol당 2bit를 전달합니다. 같은 Symbol Rate에서 두 배의 Data를 보낼 수 있습니다.

하지만 네 개 Level 사이의 간격이 좁기 때문에 Noise Margin이 줄고 Signal Error가 더 쉽게 발생합니다. Equalization과 DSP, FEC가 중요해집니다.

200G/lane에서는 PAM4 Signal의 Baud Rate와 Analog Bandwidth가 높아지기 때문에 PCB, Connector와 Optical Device의 작은 Variation도 Link Margin에 큰 영향을 줄 수 있습니다.

224G SerDes는 하나의 표준이 아니라 Reach별로 나뉩니다

OIF CEI-224G는 하나의 “224G Cable” 규격이 아닙니다. Chip-to-optics on-package용 XSR, Chip-to-module용 VSR, Chip-to-chip MR, Backplane·Copper Cable용 LR처럼 Reach와 Channel Environment에 따라 다른 Specification을 개발합니다.

짧은 Reach는 더 낮은 Power와 간단한 Equalization을 목표로 하고, 긴 Reach는 더 강한 Signal Conditioning을 필요로 합니다.

이 구조는 AI Network에서 중요한 원리를 보여줍니다. 같은 224G라도 거리에 따라 최적의 Silicon과 Power Budget이 다릅니다. 그래서 LPO, CPO, Retimer, AEC가 서로 다른 위치에서 등장합니다.

1.6T는 실제 제품단계로 이동하고 있습니다

2026년 AI Optical Market에서는 1.6T Pluggable과 CPO가 실제 Deployment 단계로 이동하고 있습니다. Broadcom, Marvell 등은 1.6T Optical DSP와 Silicon Photonics Solution을 확대하고 있고 Switch Platform도 1.6T Port를 지원하는 102.4Tbps 세대로 올라갔습니다.

다만 “1.6T 제품이 존재한다”와 “Data Center 전체가 1.6T로 전환됐다”는 완전히 다른 의미입니다. 400G와 800G가 여전히 대규모로 사용되고 있으며 1.6T는 가장 빠른 AI Backend Link부터 점진적으로 확대됩니다.

Network Generation은 여러 Speed가 오랫동안 공존하는 구조입니다.

1.6T Module 하나가 800G 두 개보다 항상 좋은가요?

같은 1.6Tbps Capacity를 800G Module 두 개 대신 1.6T Module 하나로 제공하면 Switch Front-panel Port와 Cable 수를 줄일 수 있습니다. 더 높은 Port Density를 만들 수 있고 System Design이 단순해질 수 있습니다.

반면 Module 한 개가 처리하는 Power와 Heat가 증가하고 Failure가 발생했을 때 잃는 Bandwidth도 커집니다. 1.6T Module ASP가 높고 Cooling Requirement가 커지면 TCO Advantage가 줄어들 수 있습니다.

따라서 고객은 Port Density, Power per Bit, Reliability와 Module Cost를 함께 비교합니다.

Switch ASIC이 102.4T로 올라가는 이유도 1.6T와 연결됩니다

Switch ASIC이 51.2Tbps라면 1.6T Port를 32개 수준으로 구성할 수 있습니다. 102.4Tbps라면 같은 Speed Port를 두 배 가까이 제공할 수 있습니다.

Broadcom Tomahawk 6가 102.4Tbps로 올라가고 200G SerDes를 지원하는 이유도 1.6T Generation과 연결됩니다.

즉 Optical Port Speed가 올라가면 Switch Silicon Capacity도 올라가고, Switch가 빨라지면 다시 더 빠른 Optics 수요가 생기는 상호 강화 Cycle이 만들어집니다.

왜 1.6T에서 DSP Power가 문제될까요?

Retimed Pluggable Optical Module에는 High-speed DSP가 들어갑니다. DSP는 Transmitter와 Receiver Signal을 Equalize하고 Retiming해 Link Margin과 Interoperability를 높입니다.

하지만 Data Rate가 높아질수록 DSP가 처리해야 하는 Sample Rate와 Compute가 증가해 Power가 커집니다. Switch 한 대에 수십 개 1.6T Module이 들어가면 Optics Power가 상당해질 수 있습니다.

AI Data Center는 Power가 가장 큰 Constraint이기 때문에 Network에서 수백 W를 절감하면 같은 Rack Power Budget에 더 많은 Compute를 넣을 수 있습니다.

이 문제에서 LPO와 CPO가 등장합니다.

LPO는 DSP를 줄이는 방식입니다

LPO(Linear Pluggable Optics)는 Module 안의 Retimer DSP를 줄이거나 제거하고 Host Switch ASIC의 SerDes Equalization 능력을 더 많이 활용합니다.

Pluggable Form Factor를 유지하면서 Power와 Latency를 낮출 수 있다는 것이 장점입니다. 다만 Link Margin과 Multi-vendor Interoperability가 더 까다로워질 수 있습니다.

OIF가 224G Linear Interface를 개발하는 이유도 1.6T·차세대 Module에서 Host와 Linear Optics 사이의 Electrical Interface를 표준화하기 위해서입니다.

CPO는 Optical Conversion Point 자체를 옮깁니다

CPO는 Switch ASIC에서 Front-panel Module까지 200G Electrical Signal을 보내지 않고 ASIC 가까이 Optical Engine을 배치합니다.

이렇게 하면 가장 Loss가 큰 Board Electrical Channel을 짧게 만들고 Retimer·DSP Power를 줄일 가능성이 있습니다.

Broadcom Tomahawk 6-Davisson은 102.4Tbps CPO Switch를 Shipping하고 있고 NVIDIA도 Spectrum-X Ethernet Photonics를 Production 단계에 올렸습니다.

1.6T Generation은 CPO가 “미래기술”에서 실제 AI Network Architecture Option으로 올라오는 중요한 시점입니다.

1.6T 다음은 이미 3.2T가 논의되고 있습니다

OIF는 2025년 CEI-448G Framework를 공개했고 2026년에도 448G VSR·LR 같은 Project를 진행하고 있습니다.

400G/lane Electrical I/O가 실제 상용화되면 8개 Lane으로 3.2T Link를 구성하는 Architecture가 가능해집니다.

이것은 1.6T가 최종 Generation이 아니라는 의미입니다. AI Network Bandwidth가 계속 증가한다면 224G SerDes에서 448G로 또 한 번 Signal Integrity와 Power Challenge가 커질 수 있습니다.

Silicon Photonics, CPO와 Optical I/O가 더 중요해질 가능성이 있는 이유입니다.

FEC는 왜 1.6T에서 더 중요해질까요?

PAM4는 NRZ보다 Raw BER가 높습니다. High-speed Link는 완벽하게 Error-free한 Analog Signal을 만드는 대신 일정 수준의 Error를 FEC로 보정하는 방향을 사용합니다.

FEC(Forward Error Correction): Receiver가 추가된 Error-correction Code를 이용해 일부 Bit Error를 재전송 없이 복구하는 기술입니다.

다만 FEC에는 Latency와 Coding Overhead가 있습니다. 따라서 1.6T Architecture에서는 Error Correction Strength와 Latency, Power의 균형이 중요합니다.

특정 RS(544,514) Code를 모든 1.6T Link에 공통으로 사용한다고 단순화하면 안 됩니다. Ethernet Generation과 PMD, Interface에 따라 FEC Scheme이 달라질 수 있습니다.

BER가 낮아야 하는 이유

800G·1.6T Link는 초당 엄청난 수의 Bit를 보냅니다. BER가 아주 낮아도 전체 Bit 수가 많으면 일정 시간 안에 Error가 발생할 수 있습니다.

AI Cluster에서는 Link Error가 Retransmission과 Job Slowdown으로 연결될 수 있고, 수만 개 Link 중 하나의 불안정이 전체 Training Job에 영향을 줄 수도 있습니다.

따라서 Optical Module 성능을 볼 때 Peak Speed뿐 아니라 Pre-FEC BER, Post-FEC BER, Link Stability와 Error Telemetry가 중요합니다.

AI Optical Value Chain은 어떻게 이어질까요?

GPU 성능이 올라가면 GPU당 NIC Bandwidth가 늘어납니다. NIC가 400G에서 800G로 올라가면 Switch Port도 800G가 되고, Switch Interconnect는 1.6T로 올라갈 수 있습니다.

그 과정에서 224G SerDes, Retimer, DSP, TIA, Laser Driver, Silicon Photonics, Laser와 Fiber가 필요합니다.

즉 AI Capex가 Optical Market으로 전파되는 경로는 단순히 “GPU가 많아지면 Fiber도 많아진다”가 아니라 Bandwidth per Accelerator가 올라가며 Link당 Semiconductor Content도 증가하는 것입니다.

투자 관점에서 무엇을 봐야 할까요?

첫 번째는 800G와 1.6T Revenue Mix입니다. 제품 발표보다 Hyperscaler의 실제 Volume Deployment가 중요합니다.

두 번째는 200G/lane Yield와 Power입니다. Lane당 Speed가 올라가도 Module Yield가 낮거나 Power가 지나치게 크면 Adoption이 늦어질 수 있습니다.

세 번째는 Retimed Pluggable, LPO와 CPO Mix입니다. Architecture가 달라지면 DSP, TIA, Laser Driver와 Silicon Photonics Value Distribution도 달라집니다.

네 번째는 Switch Port Speed와 GPU당 Network Bandwidth입니다. Optics 수요의 근본 Driver가 얼마나 지속되는지 확인해야 합니다.

핵심 정리

질문	답
800G·1.6T Optical이란?	하나의 Optical Link에서 각각 800Gbps와 1.6Tbps를 전달하는 Network Generation입니다
왜 AI에서 필요한가요?	GPU 수와 GPU당 Network Bandwidth가 동시에 증가하기 때문입니다
1.6T의 핵심 기술은?	200G/lane Optical, 224G-class Electrical SerDes, DSP·FEC·Silicon Photonics입니다
1.6T가 800G보다 단순히 두 배 빠른가요?	아닙니다. SerDes, Optical Device, DSP, Switch와 Test가 함께 세대교체됩니다
LPO·CPO와 관계는?	1.6T에서 Pluggable DSP와 Electrical Reach Power가 커져 Low-power Architecture 필요성이 높아집니다
다음 세대는?	448G-class Electrical I/O와 3.2T Optical Architecture가 개발되고 있습니다
투자포인트는?	1.6T Volume, 200G/lane Yield, Architecture Mix, Switch Speed와 GPU당 Network Bandwidth입니다

800G와 1.6T의 핵심은 “광통신 속도가 두 배가 됐다”는 숫자가 아닙니다. AI Accelerator 한 개가 요구하는 Network Bandwidth가 계속 올라가면서 Physical Connectivity 전체가 더 빠른 세대로 밀려가고 있다는 것이 중요한 변화입니다.

이 변화가 계속되면 Network Switch와 Optical Module뿐 아니라 SerDes, DSP, Silicon Photonics, CPO와 Test까지 AI Infrastructure의 핵심 Layer가 됩니다. GPU Compute의 성장이 Optics Semiconductor 성장으로 전파되는 연결고리가 바로 800G·1.6T Upgrade Cycle입니다.